Intel Nehalem : les détails

Architecture destinée à remplacer l'architecture Core actuelle, Nehalem sera le prochain fer de lance du géant de Santa Clara. 

Lors de l'IDF, beaucoup d'informations ont été dévoilées concernant cette future famille de processeurs.

Tout d'abord, le nombre de transistors qui reste pour le moins assez impressionant. En effet, ce nombre d'élève à 731 millions de transistors contrairement aux 410 millions du Yorkfield avec ses 2x6Mo de mémoire cache L2. La finesse de gravure emboiterait le pas du Penryn et donc restera en 45nm. le 32nm fera partie de la 2e révision du Nehalem, nom de code Gesher pour 2009, le 25nm étant prévu pour 2011.

Par la suite, Nehalem possèdera un controleur mémoire intégré qui pourra gérer la mémoire vive de type DDR3, point important qui a fait la force du K8 en son temps. De cela découle le QuickPath Interconnect qui reprend le même principe d u bus HyperTransport d'AMD et qui permet donc de diminuer grandement les latences avec la mémoire vive, notamment dans le cas des systèmes multi-processeurs.

Octo-core non natif (selon certains sources, il serait composé de 2 dies ...) il pourra gérer jusqu'a 16 threads car un équivalent de l'Hyper-Threading sera de la partie. La gestion des cores sera par la même occasion dynamique. Bien évidemment pour des questions de prix et de gammes, des versions dual-core ainsi que quad-core seront au programme.

Le premier waffer fonctionnel a été terminé il ya de ca 3 semaines environ selon Intel et la révision des premiers CPU fonctionnels serait A0.